Wie funktioniert Boundary Scan und was ist eigentlich JTAG ?

Das „Test Access Port“ stellt die Schnittstelle zwischen der im Baustein befindlichen Boundary Scan Logik und der Außenwelt dar. Es sind drei Eingänge (zzgl. eines optionalen vierten) und ein Ausgang beschrieben.

Die Eingänge sind:

• Test Clock (TCK)
• Test Mode Select (TMS)
• Test Data Input (TDI)
• Test Reset (/TRST) - optional

Der Ausgang ist:

• Test Data Output (TDO)

Bei den beiden Signalen TCK und TMS sowie beim optionalen /TRST Signal handelt es sich um Broadcast Signale. Das TDI hin zum TDO hingegen bilden eine serielle Kette, die sogenannte Scankette oder auch Scanpfad (siehe Abbildung). Auf Baugruppen-Ebene spricht man vom Testbus.

Das Geniale bei diesem Konstrukt ist, dass nie mehr als vier (optional fünf) Signalleitungen benötigt werden, unabhängig davon, wie viele Bausteine in die Scankette geschaltet werden.

Im Boundary Scan Baustein sind der „Test Clock“, das „Test Mode Select“ wie auch der „Test Reset“ direkt mit dem „TAP Controller“, sprich statisch, verbunden. Die Signale sind einzig und allein verantwortlich für den dessen Zustand. Das bedeutet gleichzeitig auch, dass sich alle Boundary Scan Bausteine einer Scankette immer im gleichen TAP Zustand befinden. Das bedeutet nicht automatisch, dass sich auch alle Bausteine immer im gleichen Betriebsmode/ Befehl befinden müssen.

Der "TAP Controller" ist verantwortlich für die komplette Steuerung der Boundary Scan Logik im Baustein. Das heißt, er ist unter anderem dafür verantwortlich, ob eine Boundary Scan Zelle aktiviert bzw. deaktiviert wird und ob diese gerade messen oder treiben soll.

Herzstück des "TAP Controllers" ist die "TAP state machine". Die darin enthaltenen Zustände haben einen unterschiedlichen Einfluss auf die Steuerung der internen Boundary Scan Logik.

Das Befehlsregister ("Instruction register") entscheidet über den Betriebsmode des Boundary Scan Bausteins, der wiederum Einfluss auf die Steuerung der Boundary Scan Zellen wie auch auf die Auswahl des aktuell in die Scankette (Register zwischen TDI und TDO) geschalteten Datenregisters hat. Der Standard IEEE 1149.1 definiert drei zwingend erforderliche Befehle:

• BYPASS
• SAMPLE/PRELOAD
• EXTEST

Jedem Befehl ist ein entsprechender Befehlscode (Bitcode) hinterlegt. Dieser kann von jedem Chip Hersteller frei definiert werden (ausgenommen ist der BYPASS Befehl; dieser muss sich vollständig aus Einsen zusammensetzen). Auch die Länge des Befehlsregisters ist beliebig wählbar. Eine beispielhafte Zuordnung stellt die Tabelle dar. Dabei wurde die Länge des Befehlsregisters auf zwei Bit definiert.

In einem Boundary Scan-fähigen Baustein können mehrere Datenregister enthalten sein. Diese dienen dazu, Informationen im Baustein abzulegen oder auch daraus auszulesen.

Der Standard IEEE 1149.1 beschreibt im Minimum zwei zwingend notwendige Datenregister:

• bypass
• boundary-scan

Auch hier sind wieder zusätzliche Register möglich, wie das "device identification" oder umgangssprachlich auch "idcode"-Register.

Das "bypass"-Register stellt dabei die Möglichkeit dar, den Baustein aus einem Verbund von Boundary Scan Bausteinen zu lösen, sprich diesen zu umfahren, ihn zu "bypassen". Es hat dazu eine minimale Länge von nur einem Bit. Der Wert des Bits ist unveränderlich und definiert mit 0.

Das für ein späteres Testen wesentlich interessantere Datenregister ist das Boundary-Scan-Register, welches die Aneinanderreihung der einzelnen Boundary Scan Zellen darstellt. Da jeder Chip eine andere Anzahl an Boundary Scan Zellen besitzt, ist die Länge dieses Registers variabel.