

Brücken schlagen zwischen Entwicklung und Produktion elektronischer Baugruppen: Lösungen für typische Henne-Ei- Probleme

Die rasante Entwicklung der Elektronikindustrie hat eine Vielzahl von Innovationen hervorgebracht, die unser tägliches Leben maßgeblich beeinflussen. Von leistungsstarken Smartphones, über intelligente Haushaltsgeräte bis hin zu autonomen Fahrzeugen haben Elektronikgeräte die Art und Weise, wie wir kommunizieren, arbeiten und leben, grundlegend verändert. Doch hinter jedem bahnbrechenden Produkt steht ein komplexer Prozess der Produktentwicklung und -produktion.

Die kontinuierlichen Fortschritte in der Mikroelektronik und Halbleitertechnologie ermöglichen es, immer leistungsfähigere und miniaturisierte Komponenten herzustellen. Dadurch können mehr Funktionen auf begrenztem Raum integriert werden, was die Komplexität elektronischer Baugruppen erhöht. Künstliche Intelligenz (KI) und maschinelles Lernen in elektronischen Geräten eröffnet neue Möglichkeiten und Anwendungen. KI erfordert jedoch leistungsstarke Prozessoren und aufwendige Algorithmen, was die Komplexität der elektronischen Baugruppen weiter steigert.

In der Welt der Elektronikfertigung begegnen uns immer wieder knifflige Aufgaben. Besonders zwei Prozesse scheinen dabei häufig dem typischen Henne-Ei-Problem zu unterliegen: Entwicklung und Produktion. Bei der Entwicklung von neuen Produkten sind zahlreiche Faktoren zu berücksichtigen, darunter Design, Materialauswahl oder diverse Leistungsparameter. Gleichzeitig müssen Produktionsanlagen und -prozesse auf die spezifischen Anforderungen des Produkts abgestimmt sein, um eine effiziente und qualitativ hochwertige Fertigung zu ermöglichen. Doch oftmals stehen sich Optimierungsziele oder Anforderungen beider Seiten konträr gegenüber. Oder es sind Daten erforderlich, ohne die eine weitere Entwicklung des Produktes oder Fertigungsprozesses nicht möglich ist. Doch woher sollen diese Daten kommen, wenn weder das Design des Produkts noch Produktionsprozesse final definiert sind? Wir untersuchen die zentralen Herausforderungen, die bei der Überführung aus der Entwicklung in die Produktion auftreten und stellen bewährte Strategien und Werkzeuge vor, die eine reibungslose Synchronisation beider Prozesse ermöglichen.

Eingebettete Testfunktionen

Das erste typische Henne-Ei-Problem betrifft das grundlegende Design des Produkts. Zu Beginn des Entwicklungsprozesses spielt vor allem die Materialauswahl eine große Rolle. Neben Faktoren der Leistungsfähigkeit verwendeter Komponenten ist weiterhin die Verfügbarkeit, aber natürlich auch der Preis ausschlaggebend. Allerdings sollte schon bereits während der Auswahl der zu verwendenden Komponenten auf eine geeignete Testbarkeit geachtet werden.

Die meisten Microcontroller, FPGAs oder CPLDs, welche das Herzstück eines jeden Elektronikdesigns darstellen, unterstützen den sogenannten IEEE1149.1 Teststandard, welcher besser unter dem Namen Boundary Scan bekannt ist. Dieser ermöglicht mit nur wenigen Zugriffspunkten, den typischen JTAG-

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com

Signalen, umfangreiche Testmöglichkeiten. Neben der grundlegenden Möglichkeit Signale zu setzen und zu messen, können auch funktionale Testfunktionen, wie zum Beispiel das Auswerten einer Bauteilkennung oder die Ansteuerung verschiedener Sensorik realisiert werden. Grundlegende Testfunktionen werden dadurch integraler Bestandteil des Produktdesigns, wodurch externes Testequipment und komplexe Adaptionen erheblich reduziert werden.




Bild 1: verfügbare Embedded Instruments

Neben den klassischen Testmöglichkeiten des Boundary Scans, welche in der Regel für statische Verbindungs- und einfache Funktionstests zum Einsatz kommen, können diese Zugriffe auch für zusätzliche Emulationstechnologien verwendet werden. Über die gleichen JTAG-Signale, oder andere Debug-Schnittstellen, können zum Beispiel Instrumente des Microcontrollers angesprochen, parametrisiert und für Testzwecke verwendet werden. Spezielle FPGA-Designs bieten sich für komplexe Testaufgaben, wie eine Frequenzmessung oder Bit Error Rate Tests an.

Diese Verwendung von nativ im Design eingebetteten Testfunktionen nennt GÖPEL electronic GmbH die Embedded JTAG Solutions (EJS). Unter diesem Begriff werden alle Instrumente, sowie deren Einsatzmöglichkeiten zum Testen und Programmieren zusammengefasst. Mit Hilfe der gemeinsamen Software Plattform SYSTEM CASCON lassen sich sämtliche Zugriffe realisieren. Speziell an die Anforderungen aus Entwicklung und Produktion angepasste Hardware (z.B. SCANFLEX II CUBE) ermöglicht eine nahtlose Verwendung von erstellten Prozeduren in beiden Anwendungsgebieten. Produktion und Entwicklung nutzen die gleichen Werkzeuge für Prototypentests, Erstinbetriebnahmen und Fertigungstests.

Optimierung des Designs

Elektronikentwickler sehen sich oft mit Optimierungsprozessen konfrontiert. Besonders die Minimalisierung von elektronischen Designs steht dabei im Fokus. Speziell eine Reduzierung von Testpunkten ist dabei unerlässlich. Testingenieure auf der anderen Seite benötigen Zugriffspunkte, um kritische Bauteilgrößen, Signale oder Funktionen zu verifizieren. Dieses Dilemma führt zu

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com

Iterationen des Designs. Entwickler sind auf entsprechende Zuarbeiten seitens der Produktion angewiesen, um zu erfahren, wo das Design reduziert werden kann, ohne jedoch die Testabdeckung zu reduzieren. Testingenieure benötigen für diese Analyse allerdings detaillierte Designdaten aus der Entwicklung.

Der Test Coverage Analyzer in SYSTEM CASCON ermöglicht eine frühzeitige Abschätzung der erreichbaren Testtiefe und liefert damit nützliche Daten für die Entwicklung. Dabei werden keine fertig designten Layouts oder sogar fertig produzierte Baugruppen benötigt. Für eine erste Evaluierung des Designs reicht eine Netz- und Bauteilliste bereits aus. Die Software berechnet nach entsprechender Modellierung bereits mögliche Testfunktionen und ermittelt auf dieser Basis eine Testabdeckung. In diesem frühen Stadium erlauben diese Daten eine tiefgreifende Analyse und geben somit Anhaltspunkte für Optimierungsmöglichkeiten.

Betrachten wir als Beispiel das Thema der Reduktion von Testpunkten. Mittels der bereits erstellten Testabdeckungsanalyse kann auf Signalebene betrachtet werden, ob Testmöglichkeiten gegeben sind. Im Grunde geht das System nur von den eingebetteten Instrumenten aus und ignoriert zunächst mögliche Zugriffe über Testpunkte. Wird das Signal als getestet markiert, kann ein entsprechender Testpunkt wahrscheinlich eingespart werden. Die nachfolgende Abbildung verdeutlicht das.

Dev	Port	#Pin	Net	Type	TCA Statistic	OutCell	InCell	CtrlCell
TP1		1	BSN6	In	Not Tested			
U2	IN40	40	BSN6	In	Tested Connect		90	
U4	Y2	6	BSN6	Out	Tested Connect			
U5	OE3	10	BSN6	In	Tested Connect			

Dev	Port	#Pin	Net	Type	TCA Statistic	OutCell	InCell	CtrlCell
R16		2	BSN12	Linkage	Not Tested			
U5		11	BSN12	Out	Tested Connect			
R16	Y4	1	N310249	Linkage	Not Tested			
TP3		1	N310249	In	Not Tested			
U5	Y3	8	N310249	Out	Tested Single			
U2	I027	27	BSN12	InOut	Tested Connect	26	24	25

Bild 1: TP-Analyse auf Basis der Testabdeckung (oben: TP1 kann reduziert werden, unten: TP3 erhöht Testabdeckung)

Alle Elemente des Signals BSN6 wurden als getestet markiert (grün). Nur der Testpunkt TP1 wird nicht verwendet (rot). Er kann demnach bedenkenlos entfernt werden. Beim Signal BSN12 kann allerdings der Widerstand R16 nicht geprüft werden. Durch eine externe Adaption TP3 wäre dieser Test jedoch möglich. Eine Entfernung des Testpunkts würde also die Testabdeckung reduzieren.

Diese Analyse- und Optimierungsmöglichkeiten betreffen allerdings nicht nur die Reduzierung von Testpunkten, sondern auch das grundlegende Design. Verhindert ein Pull-Widerstand vielleicht schon die Aktivierung der eingebetteten Testfunktion? Kann eine alternative Bestückung einer Komponente aufgrund besser geeigneter Testinstrumente die Produktionsprozesse erheblich verbessern? Viele dieser Fragen können mit Hilfe des Test Coverage Analyzer frühzeitig beantwortet werden.

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com

Optimierung von Prozessen

Produktionsprozesse unterliegen ebenfalls kontinuierlichen Optimierungsaufgaben. Effizienz, Durchsatz und natürlich die Qualität müssen stetig gesteigert werden. Unser Henne-Ei-Problem tritt auf, wenn Prozesse schon frühzeitig definiert werden und späte Designänderungen zu ineffizienten oder sogar inkompatiblen Systemen führen. Um einen möglichst reibungslosen und termingerechten Übergang von der Entwicklung in die Produktion zu gewährleisten, müssen Fertigungsprozesse aber schon frühzeitig entwickelt werden.




Bild 2: Prozesskreislauf der Elektronikentwicklung

EJS können hier eine Brücke zwischen Entwicklung und Produktion schlagen. Beiden Bereichen stehen die gleichen Instrumente zur Verfügung. Dadurch lassen sich auch Prozeduren und bereits entwickelte und in Betrieb genommene Funktionen einfach aus der Entwicklung in die Produktion überführen. So bekommen Hardware-Entwickler ein Werkzeug, mit dem Sie ihre Prototypen ohne spezielle Testfirmware ansprechen, verifizieren und auch programmieren können. Gleichzeitig können diese Funktionen ohne notwendige Anpassungen direkt für das Testsystem adaptiert werden. Der Test- oder Prozessingenieur kann sich ausschließlich auf die Einbindung der Funktionen in den

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com



Fertigungsprozess konzentrieren. Der Aufwand nach Entwicklungszyklen wird damit ebenfalls reduziert, da die Funktion bereits seitens der Entwicklung verifiziert wurde.

Durch die umfangreichen Möglichkeiten der EJS können andere Testsysteme zudem entlastet werden. Der In-Circuit-Test (ICT) kann auf relevante Bauteile reduziert werden, weil der EJS-Test bereits eine hohe Testabdeckung erzeugen konnte. Auch lassen sich so Funktionstests vom End-Of-Line (EOL) Test früher im Fertigungsprozess platzieren, wenn zum Beispiel im Fehlerfall noch Reparaturen möglich sind. Es besteht zudem kein Bedarf an hoch spezialisiertem Testequipment, weil alle notwendigen Instrumente nativer Bestandteil der elektronischen Baugruppe sind.

Durch die Umverteilung der Testlösungen zu EJS lassen sich Taktzeiten reduzieren, Diagnosemöglichkeiten verbessern und Kosten senken. Zudem können bestehende Produktionslinien und Testsysteme mit den Integrationspaketen von GÖPEL electronic GmbH ausgestattet und damit EJS-Testmöglichkeiten eingefügt werden. Es bedarf keines aufwendigen Umbaus der Produktion. Integrationspakete existieren für ICT, Flying Prober und EOL-Tester, wodurch Testressourcen interaktiv kombiniert eine bestmögliche Testabdeckung gewährleisten.

Fazit

Die enge Zusammenarbeit zwischen Entwicklung und Produktion ist von entscheidender Bedeutung, um hochmoderne Produkte und Prozesse erfolgreich zu realisieren. Die Verwendung eingebetteter Instrumente und die Implementierung der EJS-Teststrategie haben sich als äußerst wirksame Methoden erwiesen, um dieses Ziel zu erreichen. Durch diese fortschrittlichen Ansätze rücken beide Abteilungen näher zusammen und können Synergien nutzen, um die Effizienz und Qualität der Produkte zu steigern.

Die enge Verzahnung von Entwicklung und Produktion durch eingebettete Instrumente und die EJS-Teststrategie führt auch zu einer verbesserten Kommunikation und einem besseren Verständnis der Anforderungen und Möglichkeiten beider Abteilungen. Durch den regelmäßigen Austausch von Daten und Erkenntnissen können Engpässe oder Herausforderungen frühzeitig erkannt und gemeinsam bewältigt werden. So werden potenzielle Konflikte vermieden und eine reibungslose Integration von Produktdesign und Fertigungsprozessen gewährleistet.

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com

Autor:



Alexander Labrada Diaz, Applikationsingenieur im Bereich Embedded JTAG Solutions bei GÖPEL
electronic GmbH

Pressekontakt:

GÖPEL electronic GmbH
Christina Schellbach
Göschwitzer Straße 58/60
07745 Jena

Tel.: +49 (0)3641-6896-739
Fax: +49 (0)3641-6896-944
E-Mail: presse@goepel.com
Internet: www.goepel.com