使用JTAG接口对嵌入式系统进行测试和编程——其中的工作原理是什么?
测试方面的问题与晶体管本身一样古老。现代电子器件的复杂性越来越高增加,而访问的可能性却越来越小。经常使用的测试方法是在线测试(ICT)和飞针测试(FPT)等,但是,如果用于球栅阵列(BGA)、芯片级封装(CSP)以及最小设计(例如01005)时,则达到了各自的极限。问题的症结在于,现代组件不仅只是缺乏使用测针接触所有信号的空间。由于对信号质量会造成负面影响,使用常规方法进行测试变得越来越艰难。在开发新组件时,这已经给开发人员带来了极大的挑战。
边界扫描(IEEE 1149.1标准)
由于测试访问不断减少,测试仪的引脚型电子器件越来越多地转移到电路中。因此,开发出一种设计集成的引脚电子器件,通过JTAG测试总线(联合测试行动小组)对其进行控制。这就是IEEE 1149.1标准的边界扫描方法。
其特别之处在于,寄存器体系架构的开放式可扩展性,以及JTAG接口及其传输协议的多功能性。这些功能使得JTAG/边界扫描成为测试、调试、编程和仿真的非侵入式新方法和标准的技术基础:嵌入式JTAG解决方案。
The performance levels of the Embedded JTAG Solutions
The lower standard level is defined by the static test. This standard access refers to the known boundary scan test options. At this level, mainly the classical connection tests are performed; programming is done at low speed.
Higher access speeds are achieved in the Boundary Scan Plus level, as well as in programming.
The highest level, IP Plus, hasn't much in common with the classic JTAG/Boundary Scan. Testing and programming speeds are at the highest level, far above the targeted board functions.
什么是嵌入式JTAG解决方案?
More Info