适用于组装印刷电路板开发的嵌入式JTAG解决方案

首先，应该了解电路板上有哪些类型的组件，以及这些组件的各个引脚如何相互连接。然后必须将组件类型分配至相应的模型。对于每一个具有边界扫描功能的组件，均有一个描述其边界扫描结构的模型——即：BSDL（边界扫描描述语言）模型。根据具体不同的提供商，还有不同的模型来描述无边界扫描功能的器件，例如RAM器件或驱动装置IC。

这些模型由测试系统提供，所需要的CAD数据仅限于网络和组件列表。可以从原理图中获得这些数据，而原理图通常在组件的最早开发阶段便已可用。其优势在于，可以轻松解决测试生成期间可能发生的问题。还可以轻松快速地更改不适合测试深度的设计。其优势远远不止以上所述！

生成的测试已经可以用于第一个原型。从现在开始，可以使用与量产试产产品以及最终量产产品完全相同的质量来测试原型。相同的测试深度，相同的精确引脚错误语句描述。由于JTAG/边界扫描所要求的测试总线已经设计成可在DUT上适应（例如，通过连接器），因此，也可以通过该接口加载FPGA或CPLD，或者可以将引导加载程序存储在程序闪存中， 从而完成编程。由此产生的省时省力非常显而易见。