Boundary Scan im Standard-Level

Digitale, statische und funktionale Tests von Pins, Netzen und Bausteinen

Im Standard-Level werden die Boundary-Scan-Zellen nach IEEE 1149.1 zum Testen verwendet. Der Zugriff erfolgt dabei über den TAP, den Test Access Port, des Boundary Scan ICs und die entsprechenden Instruktions- und Datenregister. Die Testgeschwindigkeit liegt weit unter der tatsächlichen Boardfunktion. Auf diesem Level findet vor allem der klassische Verbindungstest statt. Aber auch das Ansprechen von Bausteinen, z.B. zum Auslesen einer Chip-ID oder eines Sensorwertes ist auf diesem Zugriffslevel realisierbar.

Bei Programmierungen werden in der Regel nur niedrige Datenraten erreicht (im Bereich von Bytes/s bis kBytes/s).

Die Test- und Programmierapplikationen werden ausschließlich über die JTAG-Schnittstelle gesteuert, alle Steuer-, Test- und auch die Programmierdaten werden darüber übertragen.

Der Embedded Board Test im Standard-Level

Struktureller und parametrischer Test mit Boundary Scan

Applikationen:

  • Verifikation der JTAG-Infrastruktur
  • Kurzschlussfreiheit zwischen Boundar Scan Netzen
  • Kurzschlussfreiheit zwischen IEEE 1149.6 Netzen
  • Detektierung offener Pins
  • Detektierung fehlender Inline-Widerstände
  • Detektierung fehlender oder falscher Pull-Widerstände
  • Test auch über die Baugruppengrenzen hinaus
  • Nutzung zusätzlicher virtueller Boundar Scan I/Os (GPIOs, Flying Probes ...)

Der Embedded Functional Test im Standard-Level

Funktionaler Test mit Boundary Scan

Applikationen:

  • statischer RAM-Verbindungstest
  • statischer Zugriff auf  Non-Boundary-Scan-Elemente
  • Level-Shifter, Treiber ICs, Analogschalter
  • Logik-Bausteine
  • Speicher, RTC, Sensoren, PHY…
  • LED
  • Schalter
  • Summer
  • Opto-Koppler
  • Embedded BIST, IEEE 1687 Unterstützung
  • parametrische Tests mit µ-Prozessor-GPIOs, ADCs und DACs

Embedded Programming im Standard-Level

Flashprogrammierung und Konfiguration der (C)PLDs/ FPGAs durch Boundary Scan

Applikationen:

  • Programmierung im KB-Datenbereich
  • (C)PLD/FPGA Konfiguration mit SVF, JAM, STAPL, IEEE 1532
  • EEPROM / Flashprogrammierung
  • I2C, SPI, Microwire, NOR, NAND, PCM, eMMC ...

Testgeschwindigkeit

Die Testgeschwindigkeit ist immer auf einen Pin oder eine Pin-Gruppe bezogen und hängt vom geplanten Einsatz in der zukünftigen Applikation ab.

Static

Der Signalwechsel läuft weit unterhalb der Funktionsgeschwindigkeit des/der steuernden Pins ab. Üblicherweise handelt es sich dabei um Boundary Scan- oder GPIO-gesteuerte Zugriffe, die aufgrund der seriellen Schiebevorgänge über die JTAG-Schnittstelle langsam ablaufen (z.B. das Blinken einer LED mit Bestätigung durch den Bediener).

Programmiergeschwindigkeit

Die Programmiergeschwindigkeit richtet sich nach der Menge der zu übertragenden Daten und ist von mehreren Faktoren abhängig. Ohne Kenntnis über die Applikation sind genaue Aussagen deshalb in der Regel nicht möglich. Angaben zur Geschwindigkeit sind immer subjektiv und vom Einsatz abhängig.

Niedrige bis mittlere Programmiergeschwindigkeit

Mit Boundary Scan werden nur niedrige Programmiergeschwindigkeiten von wenigen Bytes/s bis kBytes/s erreicht.

Anwendungen aus dem Hause GÖPEL electronic

Mit den folgenden kombinierbaren Technologien findet das Standard-Level Anwendung

  • JTAG-basierte Tests

    Das standardisierte Boundary Scan-Verfahren nach IEEE 1149.1 spricht komplexe Bausteine wie FPGAs, Prozessoren, Controller und CPLDs einfach an. Detaillierte Hardwarekenntnisse sind nicht notwendig.

    » Erfahren Sie mehr zu Boundary Scan

  • FPGA-basierte Tests

    Mit dem Verfahren ChipVORX wird die FPGA-Logik in den Test eingebunden. Mithilfe universeller FPGA-Modelle greifen Sie ohne weitere Anpassungen auf standardisierte Funktionalitäten zu. Dadurch lassen sich klassische Boundary Scan Tests und Programmierungen stark beschleunigen aber auch untypische Tests, wie Frequenzmessungen realisieren.

    » Erfahren Sie mehr zu ChipVORX

  • µProzessor-basierte Tests

    Ein prozessor-spezifisches Modell bringt den IC in den Debug-Modus. Danach werden interne Funktionalitäten (Register, Speicherbereiche, komplexe Controller) angesprochen, um analoge Messungen, At-Speed-Flashprogrammierungen oder auch At-Speed-RAM-Tests auszuführen. Dazu können sowohl der JTAG-Port als auch andere Debug-Interfaces verwendet werden.

    » Erfahren Sie mehr zu VarioTAP

Als Basis aller Tests und Programmierungen ist die Hardwarearchitektur SCANFLEX II zur Ansteuerung aller Prüflinge bestens geeignet. 

» Erfahren Sie mehr zu SCANFLEX II

Für Einsteiger ist der kostengünstige Controller SCANBOOSTER II zu empfehlen. Er eignet sich bestens für Standardapplikationen mit geringeren Performanceanforderungen.

» Erfahren Sie mehr zu SCANBOOSTER II