Die Software BSDL Testwriter™ ist ein Werkzeug zur vollautomatischen Erzeugung einer Testbench für Boundary Scan Designs. Als Input verarbeitet das Tool BSDL-Files und erzeugt ausgangsseitig Vektoren zur funktionalen Verifikation aller Boundary Scan Strukturen. Durch die Automatisierung des Verifikationsprozesses werden manuelle Fehler vermieden und die Effektivität des Testens enorm verbessert. Der BSDL Testwriter™ kann optional auch einen Output im STIL Format (IEEE 1450) erzeugen. Durch diesen Link besteht die Möglichkeit die erzeugten Vektoren auch in der Produktion für einen Test des physikalischen IC auf einer Automatischen Testeinrichtung (ATE) zu nutzen.
Die Verifikation von Boundary Scan Strukturen auf IEEE 1149.1 Kompatibilität und Designspezifikationen ist ohne entsprechende Hilfsmittel eine zeit- und kostenintensive Prozedur. Mit dem BSDL Testwriter können IC-Designer die Zahl der Verifikationsiterationen durch Simulation der generierten Testbench minimieren. Außerdem werden menschliche Fehler ausgeschlossen und die gesamte Effektivität des Verifikationsprozesses enorm verbessert. Bei Nutzung des optionalen STIL-Outputs kann der BSDL Testwriter™ auch für die Produktion eingesetzt werden. Die erzeugten Testpattern lassen sich auf einen geeigneten IC-Tester linken und zur Verifikation des physikalischen Chips nutzen. Die Qualität der erzeugten Testbench gewährleistet dabei höchste Fehlerabdeckung. So profitiert auch der Testingenieur vom BSDL Testwriter™. Die generierte Verilog-Testbench erlaubt die Nutzung der Vektoren mit allen industriellen Standardsimulatoren. Zur Unterstützung der im Bereich des ASIC/ ASSP-Designs typischerweise existenten Workstationumgebung, wurde der BSDL Testwriter für SOLARIS 2.6+ entwickelt.
Highlights
Automatischer Testbenchgenerator für Boundary Scan Designs, vollkompatibel zum Standard IEEE 1149.1
Verarbeitung genormter BSDL Files als Input
Syntax- und Semantik-Check der BSDL-Files
Erzeugung der Testbench im Verilog-Format erlaubt die Nutzung aller Standardsimulatoren
Offene Architektur auf Basis Plug-In-Micro Architecture (PMA) ermöglicht einfache Erweiterbarkeit
Optionaler STIL (IEEE1450) Output ermöglicht die Nutzung der Pattern als Testvektoren für einen IC-Test
Verfügbar für Sun Solaris ab Version 2.6 sowie Windows
Verfügbare Pakete:
Der BSDL Testwriter™ ist in den folgenden beiden Paketen erhältlich:
Paket/ Option
Order No.
Syntax- Check
Semantische Check
Kompatibilitäts- Check
AIM- Technik
PMA- Technik
Output*
BSDL Testwriter für SOLARIS
233-000
√
√
√
√
√
STIL/ VHDL/ Verilog
BSDL Testwriter für Windows
233-001
√
√
√
√
√
STIL/ VHDL/ Verilog
Zusätzlicher Vektor-Output
233-102
STIL/ VHDL/ Verilog
*ein Vektor-Output nach Wahl ist in jedem Paket enthalten; weitere sind optional.
EDA Software 