Startseite > JTAG/Boundary Scan > Links


    Links

    Hier haben wir einige Links zu Internetseiten zusammengestellt, wo Sie weitere Informationen zum Thema Boundary Scan / JTAG zum Testen und Programmieren finden.

    Standards:

    IEEE Std 1149.1

    Standard Test Access Port and Boundary-Scan Architecture
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE Std 1149.4

    Mixed Signal Test Bus
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE Std 1149.5

    Module Test and Maintenance Bus (MTM-Bus) Protocol
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE Std 1149.6

    Standard for Boundary Scan testing of Advanced Digital Networks, 2003
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE Std 1450

    Standard Test Interface Language (STIL)
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE P1500

    Standard for Embedded Core Test (SECT)
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE Std 1532

    Boundary-Scan-based In System Configuration of Programmable Devices,
    Mehr Informationen finden Sie auf den Seiten des [IEEE].

    IEEE ISTO 5001

    Früher unter dem Namen Nexus und jetzt unter dem Namen Global Embedded Processor Debug Interface Standard (GEPDIS) bekannt
    Mehr Informationen finden Sie auf den Seiten der [IEEE ISTO].

    JESD71

    Standard Test and Programing Language (STAPL)
    Mehr Informationen finden Sie auf den Seiten des [JEDEC].

    Chiphersteller (BSDL Files):

    Actel

    [http://www.actel.com/]

    Altera

    [http://www.altera.com/support/devices/bsdl/bsdl.html]

    AMD

    [http://www.amd.com/]

    Analog Devices

    [http://www.Analog.com/]

    Cypress

    [http://www.cypress.com]

    Developer

    [http://developer.intel.com/]

    IDT

    [http://www.idt.com/]

    Infineon

    [http://www.infineon.com/products/index.htm]

    Intel

    [http://www.intel.com/design/flash/datashts/index.htm]

    ISSI

    [http://www.issi.com/]

    Lattice

    [http://www.latticesemi.com/]

    Micron

    [http://www.micron.com/mti/]

    Mosel Vitelic

    [http://www.moselvitelic.com/]

    Motorola

    [http://www.motorola.com]

    National Semiconductor

    [http://www.national.com/]

    NEC Electronics

    [http://www.necel.com]

    Oki

    [http://www.oki.com]

    Phytec

    [http://www.phytec.de/germany/]

    Samsung

    [http://www.intl.samsungsemi.com/]

    Texas Instruments

    [http://www.ti.com]

    Toshiba

    [http://www.toshiba.com/taec/nonflash/indexmemory.html]

    Vantice

    [http://www.vantis.com]

    Xilinx

    [http://www.support.xilinx.com/support/sw_bsdl.htm]

    Hersteller von ATE-Systemen (Integrationspartner):

    ITOCHU-Systech

    [http://www.itochu-systech.com]

    SPEA GmbH

    [http://www.spea-ate.de]

    Digitaltest

    [http://www.digitaltest.de]

    Leiterplattenentwickler, - hersteller und - bestücker:

    esw GmbH & Co. KG

    [http://www.esw-stolberg.com]

    Webseiten zum Thema Test/Inspektion/Prüfung:

    A.T.E.
    (Advanced Test
    Engineering)
    Solutions Inc.

    [http://www.besttest.com]

    [http://www.ateworld.com]

    Literaturempfehlungen:

    Darüber hinaus empfehlen wir Ihnen die folgenden Bücher:

    Ewald Gailing et al."Strategien zur wirtschaftlichen Produktion von elektronischen Baugruppen"
    Das Werk vermittelt Erfahrungen und Kenntnisse aus Industrie und Wissenschaft und macht den Versuch, die unterschiedlichen Anforderungen des Marktes darzustellen, Hinweise für ein fertigungs- und prüfgerechtes Design zu geben, Unterschiede von SMT-Stand-Alone- und Linienkonzepten für die Herstellung darzustellen, sowie Prüfverfahren und Prüfstrategien zu erläutern.
    Das Buch kann online beim [Leuze-Verlag] bestellt werden.

    Parker, Kenneth P., The Boundary Scan Handbook. 2003, Third Edition

    Nach oben