Sprache wählen
JTAG/Boundary Scan

Teil 1

IEEE 1149.1 Standard (Boundary Scan) Tutorial - Teil 1

Test bestückter Leiterplatten

Jede bestückte Leiterplatte muß auf Fertigungsfehler geprüft werden. Zunächst genügte es, einen einfachen Funktionstest durchzuführen. Bei diesem Testverfahren wird das Board über einen Steckverbinder angeschlossen. Das Testsystem simuliert die Peripherie und prüft so die korrekte Funktionsweise des Boards. Das Ergebnis ist eine einfache GO/NOGO Aussage, d.h. es ist steht keine Information zur Lokalisierung des Fehlers oder über die Fehlerart, z.B. falsches Bauelement, Kurzschluss oder offene Leitungen (stuck-at 0/1) zur Verfügung.

Mitte der 1970er Jahre wurde der In-Circuit Test entwickelt. Wohl kaum ein anderes Testverfahren hat in den letzten 20 Jahren die Prüffelder der Elektronikproduzenten so umgestaltet wie der In-Circuit Test. Sein Siegeszug liegt darin begründet, daß er sich nicht auf die Bewertung der Qualität eines Produkts beschränkt, sondern die Ursachen von Fehlern aufdeckt. Mit ihm hat der Produzent ein Werkzeug in der Hand, das den Aufbau eines Qualitätsregelkreises ermöglicht. Denn wenn immer der gleiche fehlerhafte Baustein bei einer Charge von Leiterplatten erkannt wird, ist es naheliegend, den Lieferanten zu wechseln. Oder wenn die Hauptursache fehlerhafter Boards in schlechten Lötstellen zu finden ist, dann sollte man den Lötprozeß verbessern. Eigentlich könnte man meinen, dass damit der "Stein der Weisen" in puncto Testen gefunden sein müsste. Das wäre er auch, wenn da nicht das Wortpaar "In-Circuit" wäre. In der Schaltung testen ist leichter gesagt als getan. Von Anfang an bis heute geht das nicht ohne die Nadeladaptierung. Zunächst, nachdem erste Schwierigkeiten überwunden waren, war es kein Problem, für jede Schaltung den passenden Nadeladapter zu konstruieren.

Bald gab es auch Ideen, wie die Kosten durch Universalität, d.h. mit Adaptern für verschiedene Prüflinge, zu senken sind. Doch die Technologie der Schaltkreishersteller entwickelte sich rasant weiter. Immer mehr Gatter mußten auf das Silizium gepackt werden; ganze Systeme werden heute in einem Schaltkreis untergebracht. Jedoch müssen auch diese Systeme mit ihrer Umgebung kommunizieren. Und da ist den Ingenieuren nur der alte Weg über die Anschluß-Pins geblieben. Wenn aber die Funktionsdichte eines Schaltkreises drastisch zunimmt, muss zwangsläufig die Zahl seiner Pins zunehmen. Irgendwann machen sich einfache geometrische Gesetze bemerkbar. Der Umfang des Schaltkreises wird zu knapp, um alle Pins unterzubringen. Einziger Ausweg ist die Verringerung der Abstände zwischen den Pins. Inzwischen sind sogenannte "Fine-Pitch-Packages" mit Pin-Abständen von 0,3 mm im Einsatz. Auch neue Technologien wie Ball-Grid-Arrays oder solche, die auf das Gehäuse ganz verzichten - z.B. COB (Chip On Board) - verringern weder die Anzahl der Anschlüsse noch beseitigen sie das enge Raster.

Dieses enge Raster aber macht unserem guten alten In-Circuit Test zu schaffen. Denn wenn das Raster der Anschlüsse enger wird, müssen zwangsläufig auch die Nadeln eines Nadeladapters immer enger gesetzt werden. Das hat jedoch physikalische Grenzen, schließlich müssen die Nadeln noch herstellbar sein, und sie sollen auch eine gewisse Standzeit besitzen. Der mögliche Ausweg - Prüfpads auf dem Board anzuordnen - ist zwar für die Adaptierung von Vorteil, macht aber den Vorzug der Höchstintegration, Volumen zu sparen, zunichte.

Hier setzt die Idee des Boundary Scan an.

GÖPEL electronic GmbH, Göschwitzer Straße 58/60, 07745 Jena
Tel. +49-3641-6896-0, Fax +49-3641-6896-944, www.goepel.com