Glossar
- /TRST
Test ReSeT
- AAPG
Automatischer ApplikationsProgramm-Generator
- ADYCS
Automatic DelaY CompenSation
- AFPG
Automatic Flash Program Generator
- AOI
Automatische Optische Inspektion
- ATG
Automatic Test Generation
- ATPG
Automatic Test Program Generator
- Bareboard
"naked" Board
- BScan
Boundary Scan (IEEE 1149.x) ist eine Technologie zum eingebetteten Zugriff auf Schaltkreispins durch integrierte Scanzellen. Sie bilden ein Schieberegister, welches über einen TAP (Test Access Port) angesteuert wird. Das Prinzip wurde als Alternative zum In-Circuit-Test (ICT) entwickelt und vermeidet den Einsatz von Nadelkontaktierungen.
Boundary Scan ist Teil der sogenannten Embedded System Access (ESA) Technologien, zu denen auch Verfahren wie Chip Embedded Instruments, Processor Emulation Test, In-System Programming oder Core Assisted Programming gehören. ESA-Technologien sind die derzeit modernsten Strategien zur Validierung, Test, Debugging sowie zur Programmierung komplexer Boards und Systeme, können über den gesamten Produktlebenszyklus eingesetzt werden und ermöglichen verbesserte Testabdeckung bei verringerten Kosten.
- BSDL
Boundary Scan Description Language
- BSDM
Boundary Scan Description Model
- BST
Boundary Scan Test
- CAD
Computer Aided Design
- CASCON
Computer Aided SCan-based Observation and Node-control
- CASLAN
CAScon LANguage
- CDL
CASCON Device Library
- CEM
Contract Electronic Manufactor
- Chip Embedded Instruments
Chip Embedded Instruments sind in einem integrierten Schaltkreis fest oder temporär implementierte Test- und Messfunktionen (T&M). Sie bilden faktisch das Gegenstück zu externen T&M-Instrumenten, benötigen jedoch keine invasiven Kontaktierungen in Form von Proben oder Nadeln. Dadurch vermeiden sie auch das Problem von Signalverfälschungen bei High-Speed-Designs durch parasitäre Kontaktierungs-Effekte.
Chip Embedded Instruments sind Teil der sogenannten Embedded System Access (ESA) Technologien, zu denen auch Verfahren wie Boundary Scan, Processor Emulation Test, In-System Programming oder Core Assisted Programming gehören.
- ChipVORX
ChipVORX ist eine Intellectual Property (IP) basierende Technologie zur Implementierung, zum Zugriff und zur Steuerung von Chip Embedded Instruments über IEEE1149.x/JTAG. Es unterstützt auch FPGA Embedded Instruments in Form von Softcores. Dazu enthält die ChipVORX-Bibliothek derzeit über 300 verschiedene Test und Measurement Instrumente für alle führenden FPGA-Plattformen. Zu diesen Instrumenten zählen unter anderem Frequenzmesser, High-Speed-Flash-Programmer, sowie IP zum At-Speed-Access-Test von dynamischen RAM-Bausteinen. Der Einsatz von ChipVORX verlangt vom Anwender weder fachspezifisches Hintergrundwissen noch spezielle FPGA-Tools oder kontinuierliche IP-Anpassungen.
- CNL
CASCON Net LIst
- CON
CONfiguration file
- EMS
Electronic Manufactoring Service
- ESA-Technologien
ESA-Technologien sind die derzeit modernsten Strategien für Validierung, Test, Debugging sowie zur Programmierung komplexer Boards und Systeme, können über den gesamten Produktlebenszyklus eingesetzt werden und ermöglichen verbesserte Testabdeckung bei verringerten Kosten.
- GENESIS
GOEPEL electronic Extended Support and Information Service
- ICT
In Circuit Test
- JBC
Jam Byte Code; Jam in binary format
- PCB
Printed Circuit Board
- POLARIS
Programming Of PLD and FLASH Reconfigurable In-System
- PTH
Pin Through Hole
- PTS
Program Type Selector
- RAM
Random Access Memory
- ScanVision Tool-Suite
ScanVision™ besteht prinzipiell aus den drei Elementen Layout Visualizer, Schematic Visualizer und Virtual Schematic Visualizer. Alle Komponenten sind integrale Bestandteile der Boundary-Scan-Software SYSTEM CASCON™ und nutzen eine konsistente Projektdatenbasis. Bei Multi-Board-Applikationen wird diese durch Import der einzelnen Designdaten und Referenzierung der Verbindungen gewonnen. Dazu stehen mit dem CASCON Board-Merger™, sowie dem CASCON Component Explorer™ entsprechende Werkzeuge zur Verfügung.
Mit Hilfe dieser Informationen eröffnet sich jetzt die Möglichkeit des interaktiven Cross-Probing zwischen Schematic und Layout, der selektiven Markierung von Pins, Komponenten und Leiterzügen, sowie der Nachverfolgung von Signalpfaden über multiple Boards mit dynamischer Umschaltung. Dadurch können Operationen wie Testabdeckungsanalyse, Hardware-Debugging oder grafische Fehleranzeige über die Baugruppengrenzen hinaus auf Systemniveau vorgenommen werden. Das selektiv arbeitende Virtual Schematic Werkzeug bietet dabei eine besonders effektive Möglichkeit der hierarchischen Multi-Board-Schaltungsanalyse, da es ein adaptives Tracing von Signalpfaden auf Basis virtueller Komponenten unabhängig von deren geografischen Position unterstützt.
- SCP
SCANPLUS
- SMD
Service Mounted Device
- SMT
Service Mounted Technology
- STAPL
STandard Test And Programming Language
- SVF
Serial Vector Format
- TAP
Test Access Port
- TCK
Test ClocK
- TDI
Test Data In
- TDO
Test Data Out
- THT
Through Hole Technology
- TMS
Test Mode Select

